GPIO_PIN_MUX_REG - syntax, references, description

References

Code

Location

Referrer

const uint32_t GPIO_PIN_MUX_REG[] = {

extern const uint32_t GPIO_PIN_MUX_REG[SOC_GPIO_PIN_COUNT];

gpio_hal_iomux_func_sel(GPIO_PIN_MUX_REG[gpio_num], CLKOUT_CHANNEL_TO_IOMUX_FUNC(allocated_mapping->clkout_channel_hdl->channel_id));

esp_clock_output.c:142

clkout_mapping_alloc()

gpio_hal_iomux_func_sel(GPIO_PIN_MUX_REG[mapping_hdl->mapped_io], PIN_FUNC_GPIO);

esp_clock_output.c:176

clkout_mapping_free()

PIN_INPUT_ENABLE(GPIO_PIN_MUX_REG[iomux_info->gpio_num]);

esp_eth_mac_esp_gpio.c:91

emac_esp_iomux_init()

PIN_INPUT_DISABLE(GPIO_PIN_MUX_REG[iomux_info->gpio_num]);

esp_eth_mac_esp_gpio.c:93

emac_esp_iomux_init()

SET_PERI_REG_BITS(GPIO_PIN_MUX_REG[psram_io->flash_clk_io], FUN_DRV, 3, FUN_DRV_S);

esp_psram_impl_quad.c:760

psram_gpio_config()

SET_PERI_REG_BITS(GPIO_PIN_MUX_REG[psram_io->psram_clk_io], FUN_DRV, 2, FUN_DRV_S);

esp_psram_impl_quad.c:761

psram_gpio_config()

SET_PERI_REG_BITS(GPIO_PIN_MUX_REG[psram_io->flash_clk_io], FUN_DRV, 3, FUN_DRV_S);

esp_psram_impl_quad.c:771

psram_gpio_config()

SET_PERI_REG_BITS(GPIO_PIN_MUX_REG[psram_io->psram_clk_io], FUN_DRV, 3, FUN_DRV_S);

esp_psram_impl_quad.c:772

psram_gpio_config()

SET_PERI_REG_BITS(GPIO_PIN_MUX_REG[psram_io->flash_clk_io], FUN_DRV, 2, FUN_DRV_S);

esp_psram_impl_quad.c:782

psram_gpio_config()

SET_PERI_REG_BITS(GPIO_PIN_MUX_REG[psram_io->psram_clk_io], FUN_DRV, 2, FUN_DRV_S);

esp_psram_impl_quad.c:783

psram_gpio_config()

gpio_hal_iomux_func_sel(GPIO_PIN_MUX_REG[psram_io->flash_clk_io], FUNC_SD_CLK_SPICLK);

esp_psram_impl_quad.c:806

psram_gpio_config()

gpio_hal_iomux_func_sel(GPIO_PIN_MUX_REG[psram_io->flash_clk_io], PIN_FUNC_GPIO);

esp_psram_impl_quad.c:809

psram_gpio_config()

gpio_hal_iomux_func_sel(GPIO_PIN_MUX_REG[psram_io->flash_cs_io], PIN_FUNC_GPIO);

esp_psram_impl_quad.c:811

psram_gpio_config()

gpio_hal_iomux_func_sel(GPIO_PIN_MUX_REG[psram_io->psram_cs_io], PIN_FUNC_GPIO);

esp_psram_impl_quad.c:812

psram_gpio_config()

gpio_hal_iomux_func_sel(GPIO_PIN_MUX_REG[psram_io->psram_clk_io], PIN_FUNC_GPIO);

esp_psram_impl_quad.c:813

psram_gpio_config()

gpio_hal_iomux_func_sel(GPIO_PIN_MUX_REG[psram_io->psram_spiq_sd0_io], PIN_FUNC_GPIO);

esp_psram_impl_quad.c:814

psram_gpio_config()

gpio_hal_iomux_func_sel(GPIO_PIN_MUX_REG[psram_io->psram_spid_sd1_io], PIN_FUNC_GPIO);

esp_psram_impl_quad.c:815

psram_gpio_config()

gpio_hal_iomux_func_sel(GPIO_PIN_MUX_REG[psram_io->psram_spihd_sd2_io], PIN_FUNC_GPIO);

esp_psram_impl_quad.c:816

psram_gpio_config()

gpio_hal_iomux_func_sel(GPIO_PIN_MUX_REG[psram_io->psram_spiwp_sd3_io], PIN_FUNC_GPIO);

esp_psram_impl_quad.c:817

psram_gpio_config()

SET_PERI_REG_BITS(GPIO_PIN_MUX_REG[psram_io->flash_cs_io], FUN_DRV_V, 3, FUN_DRV_S);

esp_psram_impl_quad.c:822

psram_gpio_config()

SET_PERI_REG_BITS(GPIO_PIN_MUX_REG[psram_io->flash_clk_io], FUN_DRV_V, 3, FUN_DRV_S);

esp_psram_impl_quad.c:823

psram_gpio_config()

SET_PERI_REG_BITS(GPIO_PIN_MUX_REG[psram_io->psram_cs_io], FUN_DRV_V, 3, FUN_DRV_S);

esp_psram_impl_quad.c:824

psram_gpio_config()

SET_PERI_REG_BITS(GPIO_PIN_MUX_REG[psram_io->psram_clk_io], FUN_DRV_V, 3, FUN_DRV_S);

esp_psram_impl_quad.c:825

psram_gpio_config()

SET_PERI_REG_BITS(GPIO_PIN_MUX_REG[psram_io->psram_spiq_sd0_io], FUN_DRV_V, 3, FUN_DRV_S);

esp_psram_impl_quad.c:826

psram_gpio_config()

SET_PERI_REG_BITS(GPIO_PIN_MUX_REG[psram_io->psram_spid_sd1_io], FUN_DRV_V, 3, FUN_DRV_S);

esp_psram_impl_quad.c:827

psram_gpio_config()

SET_PERI_REG_BITS(GPIO_PIN_MUX_REG[psram_io->psram_spihd_sd2_io], FUN_DRV_V, 3, FUN_DRV_S);

esp_psram_impl_quad.c:828

psram_gpio_config()

SET_PERI_REG_BITS(GPIO_PIN_MUX_REG[psram_io->psram_spiwp_sd3_io], FUN_DRV_V, 3, FUN_DRV_S);

esp_psram_impl_quad.c:829

psram_gpio_config()

uint32_t iomux_reg_val = REG_READ(GPIO_PIN_MUX_REG[gpio_num]);

gpio_ll.h:66

gpio_ll_get_io_config()

REG_SET_BIT(GPIO_PIN_MUX_REG[gpio_num], FUN_PU);

gpio_ll.h:86

gpio_ll_pullup_en()

return REG_GET_BIT(GPIO_PIN_MUX_REG[gpio_num], FUN_PU) ? true : false;

gpio_ll.h:110

gpio_ll_pullup_is_enabled()

REG_SET_BIT(GPIO_PIN_MUX_REG[gpio_num], FUN_PD);

gpio_ll.h:121

gpio_ll_pulldown_en()

return REG_GET_BIT(GPIO_PIN_MUX_REG[gpio_num], FUN_PD) ? true : false;

gpio_ll.h:145

gpio_ll_pulldown_is_enabled()

PIN_SLP_SEL_ENABLE(GPIO_PIN_MUX_REG[gpio_num]);

gpio_ll.h:157

gpio_ll_sleep_sel_en()

PIN_SLP_SEL_DISABLE(GPIO_PIN_MUX_REG[gpio_num]);

gpio_ll.h:169

gpio_ll_sleep_sel_dis()

return REG_GET_BIT(GPIO_PIN_MUX_REG[gpio_num], SLP_SEL) ? true : false;

gpio_ll.h:182

gpio_ll_sleep_sel_is_enabled()

PIN_SLP_PULLUP_DISABLE(GPIO_PIN_MUX_REG[gpio_num]);

gpio_ll.h:194

gpio_ll_sleep_pullup_dis()

PIN_SLP_PULLUP_ENABLE(GPIO_PIN_MUX_REG[gpio_num]);

gpio_ll.h:206

gpio_ll_sleep_pullup_en()

return REG_GET_BIT(GPIO_PIN_MUX_REG[gpio_num], SLP_PU) ? true : false;

gpio_ll.h:219

gpio_ll_sleep_pullup_is_enabled()

PIN_SLP_PULLDOWN_ENABLE(GPIO_PIN_MUX_REG[gpio_num]);

gpio_ll.h:231

gpio_ll_sleep_pulldown_en()

PIN_SLP_PULLDOWN_DISABLE(GPIO_PIN_MUX_REG[gpio_num]);

gpio_ll.h:243

gpio_ll_sleep_pulldown_dis()

return REG_GET_BIT(GPIO_PIN_MUX_REG[gpio_num], SLP_PD) ? true : false;

gpio_ll.h:256

gpio_ll_sleep_pulldown_is_enabled()

PIN_SLP_INPUT_DISABLE(GPIO_PIN_MUX_REG[gpio_num]);

gpio_ll.h:415

gpio_ll_sleep_input_disable()

PIN_SLP_INPUT_ENABLE(GPIO_PIN_MUX_REG[gpio_num]);

gpio_ll.h:427

gpio_ll_sleep_input_enable()

PIN_SLP_OUTPUT_DISABLE(GPIO_PIN_MUX_REG[gpio_num]);

gpio_ll.h:439

gpio_ll_sleep_output_disable()

PIN_SLP_OUTPUT_ENABLE(GPIO_PIN_MUX_REG[gpio_num]);

gpio_ll.h:451

gpio_ll_sleep_output_enable()

SET_PERI_REG_BITS(GPIO_PIN_MUX_REG[gpio_num], FUN_DRV_V, strength, FUN_DRV_S);

gpio_ll.h:580

gpio_ll_set_drive_capability()

*strength = (gpio_drive_cap_t)GET_PERI_REG_BITS2(GPIO_PIN_MUX_REG[gpio_num], FUN_DRV_V, FUN_DRV_S);

gpio_ll.h:592

gpio_ll_get_drive_capability()

_Static_assert(sizeof(GPIO_PIN_MUX_REG) == SOC_GPIO_PIN_COUNT * sizeof(uint32_t), "Invalid size of GPIO_PIN_MUX_REG");

gpio_periph.c:96

uint32_t reg = GPIO_PIN_MUX_REG[pin];

sdio_slave.c:289

configure_pin()

uint32_t reg = GPIO_PIN_MUX_REG[pin];

sdio_slave.c:330

recover_pin()

uint32_t reg = GPIO_PIN_MUX_REG[gpio_num];

sdmmc_host.c:563

configure_pin_iomux()

Call Tree

All items filtered out

Class Tree

All items filtered out

Override Tree

All items filtered out

Implementations

All items filtered out

Instances

Lifecycle

All items filtered out

GPIO_PIN_MUX_REG variable

Syntax

Examples

References

Call Tree

Data Use

Class Tree

Override Tree

Implementations

Instances

Lifecycle