Symbols

loading...

Files

loading...

Summary Syntax References

SourceVuESP-IDF Framework and ExamplesESP-IDFDR_REG_IO_MUX_BASE

DR_REG_IO_MUX_BASE macro

Syntax

Show:

Summary

Declaration

from reg_base.h:25

#define DR_REG_IO_MUX_BASE 0x3ff49000

References

Code

Location

#define DR_REG_IO_MUX_BASE 0x3ff49000

REG_CLR_BIT(DR_REG_IO_MUX_BASE + GPIO_PIN_MUX_REG_OFFSET[gpio_num], FUN_PU);

REG_CLR_BIT(DR_REG_IO_MUX_BASE + GPIO_PIN_MUX_REG_OFFSET[gpio_num], FUN_PD);

PIN_INPUT_DISABLE(DR_REG_IO_MUX_BASE + GPIO_PIN_MUX_REG_OFFSET[gpio_num]);

PIN_INPUT_ENABLE(DR_REG_IO_MUX_BASE + GPIO_PIN_MUX_REG_OFFSET[gpio_num]);

PIN_FUNC_SELECT(DR_REG_IO_MUX_BASE + GPIO_PIN_MUX_REG_OFFSET[gpio_num], func);

PIN_INPUT_ENABLE(DR_REG_IO_MUX_BASE + GPIO_PIN_MUX_REG_OFFSET[gpio]);

#define PIN_CTRL (DR_REG_IO_MUX_BASE +0x00)

io_mux_reg.h:96

#define PERIPHS_IO_MUX_GPIO0_U (DR_REG_IO_MUX_BASE +0x44)

io_mux_reg.h:110

#define PERIPHS_IO_MUX_U0TXD_U (DR_REG_IO_MUX_BASE +0x88)

io_mux_reg.h:117

#define PERIPHS_IO_MUX_GPIO2_U (DR_REG_IO_MUX_BASE +0x40)

io_mux_reg.h:124

#define PERIPHS_IO_MUX_U0RXD_U (DR_REG_IO_MUX_BASE +0x84)

io_mux_reg.h:132

#define PERIPHS_IO_MUX_GPIO4_U (DR_REG_IO_MUX_BASE +0x48)

io_mux_reg.h:138

#define PERIPHS_IO_MUX_GPIO5_U (DR_REG_IO_MUX_BASE +0x6c)

io_mux_reg.h:147

#define PERIPHS_IO_MUX_SD_CLK_U (DR_REG_IO_MUX_BASE +0x60)

io_mux_reg.h:155

#define PERIPHS_IO_MUX_SD_DATA0_U (DR_REG_IO_MUX_BASE +0x64)

io_mux_reg.h:163

#define PERIPHS_IO_MUX_SD_DATA1_U (DR_REG_IO_MUX_BASE +0x68)

io_mux_reg.h:171

#define PERIPHS_IO_MUX_SD_DATA2_U (DR_REG_IO_MUX_BASE +0x54)

io_mux_reg.h:179

#define PERIPHS_IO_MUX_SD_DATA3_U (DR_REG_IO_MUX_BASE +0x58)

io_mux_reg.h:187

#define PERIPHS_IO_MUX_SD_CMD_U (DR_REG_IO_MUX_BASE +0x5c)

io_mux_reg.h:195

#define PERIPHS_IO_MUX_MTDI_U (DR_REG_IO_MUX_BASE +0x34)

io_mux_reg.h:203

#define PERIPHS_IO_MUX_MTCK_U (DR_REG_IO_MUX_BASE +0x38)

io_mux_reg.h:212

#define PERIPHS_IO_MUX_MTMS_U (DR_REG_IO_MUX_BASE +0x30)

io_mux_reg.h:221

#define PERIPHS_IO_MUX_MTDO_U (DR_REG_IO_MUX_BASE +0x3c)

io_mux_reg.h:230

#define PERIPHS_IO_MUX_GPIO16_U (DR_REG_IO_MUX_BASE +0x4c)

io_mux_reg.h:239

#define PERIPHS_IO_MUX_GPIO17_U (DR_REG_IO_MUX_BASE +0x50)

io_mux_reg.h:247

#define PERIPHS_IO_MUX_GPIO18_U (DR_REG_IO_MUX_BASE +0x70)

io_mux_reg.h:255

#define PERIPHS_IO_MUX_GPIO19_U (DR_REG_IO_MUX_BASE +0x74)

io_mux_reg.h:262

#define PERIPHS_IO_MUX_GPIO20_U (DR_REG_IO_MUX_BASE +0x78)

io_mux_reg.h:270

#define PERIPHS_IO_MUX_GPIO21_U (DR_REG_IO_MUX_BASE +0x7c)

io_mux_reg.h:275

#define PERIPHS_IO_MUX_GPIO22_U (DR_REG_IO_MUX_BASE +0x80)

io_mux_reg.h:282

#define PERIPHS_IO_MUX_GPIO23_U (DR_REG_IO_MUX_BASE +0x8c)

io_mux_reg.h:290

#define PERIPHS_IO_MUX_GPIO25_U (DR_REG_IO_MUX_BASE +0x24)

io_mux_reg.h:302

#define PERIPHS_IO_MUX_GPIO26_U (DR_REG_IO_MUX_BASE +0x28)

io_mux_reg.h:308

#define PERIPHS_IO_MUX_GPIO27_U (DR_REG_IO_MUX_BASE +0x2c)

io_mux_reg.h:314

#define PERIPHS_IO_MUX_GPIO32_U (DR_REG_IO_MUX_BASE +0x1c)

io_mux_reg.h:320

#define PERIPHS_IO_MUX_GPIO33_U (DR_REG_IO_MUX_BASE +0x20)

io_mux_reg.h:325

#define PERIPHS_IO_MUX_GPIO34_U (DR_REG_IO_MUX_BASE +0x14)

io_mux_reg.h:330

#define PERIPHS_IO_MUX_GPIO35_U (DR_REG_IO_MUX_BASE +0x18)

io_mux_reg.h:335

#define PERIPHS_IO_MUX_GPIO36_U (DR_REG_IO_MUX_BASE +0x04)

io_mux_reg.h:340

#define PERIPHS_IO_MUX_GPIO37_U (DR_REG_IO_MUX_BASE +0x08)

io_mux_reg.h:345

#define PERIPHS_IO_MUX_GPIO38_U (DR_REG_IO_MUX_BASE +0x0c)

io_mux_reg.h:350

#define PERIPHS_IO_MUX_GPIO39_U (DR_REG_IO_MUX_BASE +0x10)

io_mux_reg.h:355

} else if (reg < DR_REG_IO_MUX_BASE) {